什么是 JTAG 仿真器？

更新時間：2024-05-28

瀏覽次數：1116

JTAG仿真器是一種片上仿真器，用于在軟件開發過程中調試CPU軟件。

與通過用探針替換電路板上的 CPU 來模擬 CPU 操作的在線仿真器 (ICE) 不同，JTAG 仿真器允許在不從電路板上移除 CPU 的情況下進行調試。

因此，可以在與產品板相同的環境下評估電氣特性，這具有有助于早期商業化的優點。

JTAG是測試LSI和電路板的行業標準，每個CPU制造商都根據該技術標準設計測試訪問端口（TAP）并執行邊界掃描測試。

因此，JTAG 仿真器根據 CPU 制造商的不同而具有不同的規格。由于不同制造商具有不同規格的產品不能稱為JTAG，因此基于JTAG兼容的規格建立了接口標準，并且基于這些標準創建了JTAG仿真器。

JTAG 標準于 1990 年標準化為 IEEE 1149.1。
其原因是，隨著CPU和LSI的性能和功能的提高，引腳之間的間距變得越來越窄，使得通過將測試探針

為了解決這個問題，設計了一種稱為邊界掃描的方法，通過以依賴的方式連接芯片內部的電路并順序讀出電路的狀態來分析內部電路的狀態。

這種方法允許您檢查內部狀態，而無需在每個 CPU 或 LSI 引腳上安裝測試探針。

它使用JTAG標準，該標準最初是作為CPU和LSI的測試方法而設計的，后來被用作CPU軟件開發中的調試方法。

JTAG有五個信號端子：TCK（時鐘）、TDI（數據輸入）、TDO（數據輸出）、TMS（狀態控制）和TRST，但技術標準尚未規定這些信號的電氣特性。制造商指單獨的規格。

使用這種類型的 JTAG 可以實現的功能包括 CPU 調試、電路板檢查、IC 內部電路與主機 PC 之間的通信以及將數據寫入FPGA 。

我們將介紹用于檢查設計的程序的運行、識別缺陷和提高性能的方法。

單步執行
這是最基本也是常用的調試方法。要執行單步執行，必須停止正在運行的程序一次。停止的方法包括設置稱為斷點的條件和使用強制中斷功能。當程序停止時，您可以在逐行或函數或方法單元執行源代碼的同時檢查內存、寄存器狀態和變量內容。

實時跟蹤
發生意外情況時用于調試的方法。即使在設計程序時仔細考慮了分支條件，但在與硬件結合或與其他系統鏈接時常常會出現意想不到的問題。步驟執行無法分析未知條件引起的缺陷。因此，程序執行歷史、數據訪問地址和類型（讀/寫）、中斷發生狀態等都存儲在跟蹤存儲器中，以分析問題。

時間測量
您可以測量函數的模塊執行時間（從開始到結束的兩點之間）的最大值、最小值和平均值。還可以衡量被調用函數（子函數）和調用函數（父函數）之間的關系，以及調用的頻率。通過改善執行時間的變化并檢查函數的結構，您可以提高系統性能。

將數據寫入 FPGA 有兩種方式：直接寫入 FPGA 和通過 FPGA 寫入配置存儲器。直接寫入FPGA時，程序被寫入易失性存儲器（RAM）中，因此每次電源關閉和打開時都必須寫入程序。另一方面，配置存儲器是非易失性存儲器（ROM），因此一旦寫入，程序就永遠不會丟失。

選擇寫入方法以減少連接器數量并適應產品開發階段（設計、量產）。

返回列表

產品分類

products category